

物理乱数生成器

R P G 1 0 0 / R P G 1 0 0 F

データシート

REV.08

目 次

1. 概 要
2. 機 能
3. 仕 様
 - 3-1. 絶対最大定格
 - 3-2. 推奨動作条件
 - 3-3. 直流特性
 - 3-4. 交流特性
 - 3-5. 乱数仕様
 - 3-6. パッケージ仕様
 - 3-7. ピン配置
4. 端子機能説明
5. 出力データ説明
 - 5-1. 乱 数
 - 5-2. 動作状態データ
 - 5-3. 検定状態データ
 - 5-4. 検定データ
6. ブロック図
7. タイミングチャート
 - 7-1. ランダムビット出力
 - 7-2. 乱数出力
 - 7-3. 検 定
 - 7-4. 検定データ出力
 - 7-5. 出力イェブル/レイブル時間
8. 参考資料

1. 本資料の記載内容は、改良のため予告なく変更することや、製造を中止する事があります。ご注文に際しては弊社営業担当部門にご確認ください。
2. 本資料に記載されている製品の仕様は参考スペックです。ご使用にあたりましては、別途納入仕様書を必ずご請求のうえ、内容をご確認下さい。
3. 人命や財産に影響を与える危険性のある原子力制御機器、航空宇宙機器、医療機器、輸送機器、防災機器などの高度な信頼性が要求される場合は必ず弊社営業担当部門にお問い合わせ下さい。また本資料に記載のない条件や環境での使用、誤った使用法による事故、損害が発生した場合、弊社は一切その責を負いませんので、ご了承ください。
4. 本資料に記載されている製品、もしくは情報の使用に際し、弊社または第三者の知的所有権、その他の権利にかかわる問題が発生した場合、弊社はその責を負うものではありません。また実施権の許諾をおこなうものではありません。
5. 本資料に記載されている製品が、「外国為替および外国貿易法」に定める規制貨物等に該当する場合、輸出には同法に基づく日本政府の輸出許可が必要です。

1. 概要

RPG100/RPG100Fは外付け部品無しに、高速で物理的にランダムビット及び乱数を入力するICです。ランダムビットは、ランダムビット生成クロックに同期し連続で出力されます。また、乱数は高速のシフトクロックにより読み出すことが可能です。内部には乱数生成器の検定回路が内蔵されており、乱数の検定を容易に行なえます。

2. 機能

項目	説明
ランダムビット出力	ランダムビット生成クロックに同期したシリアル連続ランダムビットを、シリアル出力端子から出力します。
乱数出力	シリアル連続ランダムビットが16bitの乱数に変換され、内部に保持されます。保持された乱数はシフトクロックにより読み出すことが可能であり、データバスから出力されます。
乱数の検定及び検定データ出力	FIPS 140-2(Change Notice1)Statistical random number generator testsにおける乱数の検定ができます。また、検定データと判定を読み出すことも可能です。検定をスタートすると内部に保持された全ての乱数はクリアされ、検定を行なった新しい乱数が保持されます。検定結果を参照して、これらの乱数を使用することができます。

3. 仕様

3-1. 絶対最大定格

(VSS=RVSS=0V)

項目	記号	定格	単位
電源電圧	VCC	VSS-0.5 ~ +4.0	V
	RVCC	RVSS-0.5 ~ +4.0	V
入力電圧	Vi	VSS-0.5 ~ VCC+0.5	V
出力電圧	Vo	VSS-0.5 ~ VCC+0.5	V
出力電流	Io	±14	mA
許容損失	Pd	300	mW
保存温度	Tstg	-55 ~ 125	

3-2. 推奨動作条件

(VSS=RVSS=0V)

項目	記号	MIN	TYP	MAX	単位
電源電圧	VCC	3.0	3.3	3.6	V
	RVCC	3.0	3.3	3.6	V
Hレベル入力電圧	VIH	VCC × 0.8	-	VCC	V
Lレベル入力電圧	VIL	VSS	-	VCC × 0.2	V
CLK_R 周波数	fR	245	250	255	KHz
CLK_R デューティ	-	-	50	-	%
クロック入力禁止時間	tRT	50	-	-	nS
Hレベルホールド時間	tTH	50	-	-	nS
Lレベルホールド時間	tTL	50	-	-	nS
スタートパルス幅	tWT	50	-	-	nS
動作温度	Ta	-40	-	85	

3-3. 直流特性

(VCC=RVCC=3.3 ± 0.3V, VSS=RVSS=0V, Ta=25)

項目	記号	条件	MIN	TYP	MAX	単位
電源電流	ICC	CLK_R=250KHz	-	2.3	-	mA
		PSV=H	-	0.13	-	mA
		PSV=H CLK_R=停止	-	1	5	uA
Hレベル出力電圧	VOH	IOH=-4mA	VCC-0.5	-	VCC	V
Lレベル出力電圧	VOL	IOL=4mA	VSS	-	0.4	V

3-4. 交流特性

(VCC=RVCC=3.3 ± 0.3V, VSS=RVSS=0V, Ta=25)

項目	記号	条件	MIN	TYP	MAX	単位
データ出力遅延時間 1	t _{TS}	負荷 50pF	-	-	20	nS
データ出力遅延時間 2	t _{TD}	負荷 50pF	-	-	50	nS
データ出力遅延時間 3	t _{TA}	負荷 50pF	-	-	25	nS
出力イネーブル時間	t _{ZD}	負荷 50pF	-	-	18	nS
出力ディセーブル時間 (ドライブ OFF 時間)	t _{DZ}		-	-	6	nS
アトレスセットアップ時間	t _{SA}		20	-	-	nS
アトレスホールド時間	t _{HA}		50	-	-	nS
チップセレクトセットアップ時間	t _{SC}		20	-	-	nS
チップセレクトホールド時間	t _{HC}		50	-	-	nS

3-5. ランダムビット & 乱数仕様


項目	仕様
ランダム源	半導体内部の雑音
最大乱数保持数	最大 16bit × 32
ランダムビット品位	FIPS 140-2(Change Notice1)Statistical random number generator tests 相当

3-6. パッケージ仕様


項目	RPG100	RPG100F
パッケージ形状	プラスチック LQFP	プラスチック QFN
パッケージ寸法(リード含む)	9mm × 9mm	5mm × 5mm
ピン数	32ピン	32ピン
リードピッチ	0.8mm	0.5mm

3-7. ピン配置

< R P G 1 0 0 L Q F Pパッケージ >



< R P G 1 0 0 F Q F Nパッケージ >



Stage 部は電氣的に接続されておりませんので、GND への接続は不要です。
尚、直下に信号パターンを配置しないようお願いします。

4. 端子機能説明

端子記号	端子名	I/O	機能説明
OE	アウトプットイネーブル	I	データバス出力制御信号
CS	チップセレクト	I	チップ動作制御信号
CLK_R	ランダムビット生成クロック	I	クロックの立ち上がりでランダムビット生成
CLK_T	シフトクロック	I	乱数出力時のシフトクロック、検定データ読み出し時のデータ選択クロック及び検定スタートパルス
A1,A0	アドレス	I	データバスへの出力データ選択及び検定スタートイネーブルアドレス
PSV	パワーセーブ	I	‘H’の時パワーセーブ（8-2項参照）
RNDS	シリアルデータ出力	O	ランダムビット生成クロックに同期したランダムビットが出力され、乱数生成動作状態フラグが‘L’の時使用可 パワーセーブ時出力は‘L’
RND_D(15~00)	データバス	O	乱数及び各種データが出力され、保持された乱数は乱数生成動作状態フラグが‘L’の時使用可
TEST	テスト	I	VSSと同電位へ接続
RST	リセット	I	‘L’の時リセット、電源投入時に‘L’を入力して下さい
VCC	電源		
RVCC	アナログ電源		VCCと同電位へ接続
VSS	GND		
RVSS	アナログGND		VSSと同電位へ接続

(真理値表)

x:H or L

CS	OE	チップ動作	データバス	シリアルデータ出力
H	x	不可	ハイ impedance	出力
L	L	可	データ出力	出力
L	H	可	ハイ impedance	出力

A1	A0	データバス出力データ	シフトクロック	シリアルデータ出力
0	0	乱数	乱数シフトクロック	出力
0	1	動作状態データ	乱数シフトクロック	出力
1	0	検定状態データ	検定スタートパルス	出力
1	1	検定データ	検定データ選択クロック	出力

5. 出力データ説明

5-1. 乱数

出力ビット	出力データ説明
b15~b00	16bit 乱数であり乱数保持数まで連続で読み出し可

5-2. 動作状態データ

出力ビット	出力データ説明
b05~b00	乱数保持数
b06	乱数保持の有無 (H:保持有り、L:保持無し)
b07	初期設定フラグ (H:初期設定終了、L:初期設定中) リセット解除後 512 クロック(CLK_R)間 ‘L’ となりランダムビット出力は無効
b08	検定状態 (H:検定中、L:検定終了)
b09	乱数生成動作状態フラグ (H:異常動作、L:正常動作) ランダムビット生成回路が正常動作時 ‘L’ 但し、初期設定中は ‘H’
b15~b10	‘L’ 固定


5-3. 検定状態データ *タイミングチャート7-3,7-4 参照

出力ビット	出力データ説明
B05 ~ b00	検定データ選択アドレス
b06	検定用ランダムビット範囲
b07	検定状態 (H:検定中、L:検定終了)
b08	検定結果 (H:検定不合格、L:検定合格) *検定データ00(b15)と同じ
B12 ~ b09	テスト用データ
B15 ~ b13	テスト用データ

5-4. 検定データ *タイミングチャート7-3,7-4 参照


検定データ選択アドレス (検定データ)	出力ビット	出力データ説明																	
00 (データ00)	b15 ~ b00	検定結果 (H:不合格) (L:合格)	<table border="1"> <tr><td>b00:データ02 判定</td><td>b08:データ10 判定</td></tr> <tr><td>b01:データ03 判定</td><td>b09:データ11 判定</td></tr> <tr><td>b02:データ04 判定</td><td>b10:データ12 判定</td></tr> <tr><td>b03:データ05 判定</td><td>b11:データ13 判定</td></tr> <tr><td>b04:データ06 判定</td><td>b12:データ14 判定</td></tr> <tr><td>b05:データ07 判定</td><td>b13:データ15 判定</td></tr> <tr><td>b06:データ08 判定</td><td>b14:データ16,17 判定</td></tr> <tr><td>b07:データ09 判定</td><td>b15:総合判定</td></tr> </table>	b00:データ02 判定	b08:データ10 判定	b01:データ03 判定	b09:データ11 判定	b02:データ04 判定	b10:データ12 判定	b03:データ05 判定	b11:データ13 判定	b04:データ06 判定	b12:データ14 判定	b05:データ07 判定	b13:データ15 判定	b06:データ08 判定	b14:データ16,17 判定	b07:データ09 判定	b15:総合判定
b00:データ02 判定	b08:データ10 判定																		
b01:データ03 判定	b09:データ11 判定																		
b02:データ04 判定	b10:データ12 判定																		
b03:データ05 判定	b11:データ13 判定																		
b04:データ06 判定	b12:データ14 判定																		
b05:データ07 判定	b13:データ15 判定																		
b06:データ08 判定	b14:データ16,17 判定																		
b07:データ09 判定	b15:総合判定																		
01 (データ01)	b15 ~ b00	検定総ランダムビット数																	
02 (データ02)	b15 ~ b00	FIPS 140-2(Change Notice1) Statistical random number generator tests	The monobit test データ ('H'ビット数)																
03 (データ03)	b15 ~ b00		The long runs test データ (最長連続ビット数)																
04 (データ04)	b15 ~ b00		The runs test データ	'L'連続ビット長 '1' 度数															
05 (データ05)	b15 ~ b00			'H'連続ビット長 '1' 度数															
06 (データ06)	b15 ~ b00			'L'連続ビット長 '2' 度数															
07 (データ07)	b15 ~ b00			'H'連続ビット長 '2' 度数															
08 (データ08)	b15 ~ b00			'L'連続ビット長 '3' 度数															
09 (データ09)	b15 ~ b00			'H'連続ビット長 '3' 度数															
10 (データ10)	b15 ~ b00			'L'連続ビット長 '4' 度数															
11 (データ11)	b15 ~ b00			'H'連続ビット長 '4' 度数															
12 (データ12)	b15 ~ b00			'L'連続ビット長 '5' 度数															
13 (データ13)	b15 ~ b00			'H'連続ビット長 '5' 度数															
14 (データ14)	b15 ~ b00			'L'連続ビット長 '6' 以上度数															
15 (データ15)	b15 ~ b00			'H'連続ビット長 '6' 以上度数															
16 (データ16)	b15 ~ b00			The poker test データ	計算値 ($\sum [f(i)]^2$)														
17 (データ17)	b15 ~ b00				* f(i)はデータ18~33														
18 (データ18)	b15 ~ b00	4bit値 "00" 度数																	
19 (データ19)	b15 ~ b00	4bit値 "01" 度数																	
20 (データ20)	b15 ~ b00	4bit値 "02" 度数																	
21 (データ21)	b15 ~ b00	4bit値 "03" 度数																	
22 (データ22)	b15 ~ b00	4bit値 "04" 度数																	
23 (データ23)	b15 ~ b00	4bit値 "05" 度数																	
24 (データ24)	b15 ~ b00	4bit値 "06" 度数																	
25 (データ25)	b15 ~ b00	4bit値 "07" 度数																	
26 (データ26)	b15 ~ b00	4bit値 "08" 度数																	
27 (データ27)	b15 ~ b00	4bit値 "09" 度数																	
28 (データ28)	b15 ~ b00	4bit値 "10" 度数																	
29 (データ29)	b15 ~ b00	4bit値 "11" 度数																	
30 (データ30)	b15 ~ b00	4bit値 "12" 度数																	
31 (データ31)	b15 ~ b00	4bit値 "13" 度数																	
32 (データ32)	b15 ~ b00	4bit値 "14" 度数																	
33 (データ33)	b15 ~ b00	4bit値 "15" 度数																	

6. ブロック図




7. タイミングチャート

7-1. ランダムビット出力 (RST=H, PSV=TEST=L)



7-2. 乱数出力 (RST=H, TEST=OE=CS=A0=A1=L) * 乱数保持数まで連続出力可




データバス使用時の注意点

パラレル乱数は、CLK_R によって IC 内部にある 32 段のレジスタに保持され、16 ビット単位でデータバス RND_D へ出力できます。
 内部レジスタにどれだけの段数を保持しているかはアドレス A1=0、A0=1 をセットすることにより、データバス RND_D の b05 ~ b00 に保持数として出力されます。この保持数を元にシフトクロック CLK_T によってパラレル乱数出力のレジスタ段をシフトさせ、データバス RND_D 上へパラレル乱数を出力することができます。


乱数の保持数を確認し内部レジスタに乱数データが保持されている場合、次にアドレスを乱数出力 A1=0、A0=0 へ切り替えます。この時データバス RND_D にはレジスタに保持されている最初の乱数が出力されていますので、このデータも使用して下さい。

内部レジスタをシフトさせ保持している乱数を全て出力するには、先に確認した保持数より「-1」した回数分のシフトクロック CLK_T を入力します。誤って先に確認した保持数と同じシフトクロック CLK_T を入力すると、乱数データの入っていない '0000000000000000' のデータを取得してしまいますので、ご注意願います。


パラレル乱数保持数確認 ~ データバスの乱数取得 (RST=H, TEST=OE=CE=L)




7-3. 検 定 (RST=A1=H,PSV=TEST=OE=CS=A0=L)




7-4. 検定データ出力 (RST=H,TEST=OE=CS=L)




7-5. 出力イネーブル/ディスエーブル時間 1 (CS=L)




7-6. 出力イネーブル/ディスエーブル時間 2 (OE=L)




7-7. データ出力遅延時間 3 (CS=OE=L)



7-8. アドレスセットアップ/ホールド時間



7-9. チップセレクトセットアップ/ホールド時間



8 . 参考資料

8-1. FIPS 140-2 (Change Notice1) Statistical random number generator tests

(1) The monobit test

連続するランダムな 20,000bit 中 'H' の数が X のとき、 $9,725 < X < 10,275$ であれば pass。

(2) The long runs test

連続するランダムな 20,000bit 中 'H' or 'L' の最長連続ビット数が X のとき、 $X < 26$ であれば pass。

(3) The runs test

連続するランダムな 20,000bit において、i を 'H' or 'L' の連続する bit 長とし Xi をその度数とする。但し、i = 6 の場合 i=6 とし i の範囲は 1 ~ 6 とする。Xi の度数計算を 'H' と 'L' で行い両方とも Xi が下表であれば pass。

連続 bit 長	度 数		
1	2,315	X 1	2,685
2	1,114	X 2	1,386
3	527	X 3	723
4	240	X 4	384
5	103	X 5	209
6	103	X 6	209

(4) The poker test

連続するランダムな 20,000bit を 4bit 毎に 5,000 に区切る。その値 i (0~15) の度数を f(i) とし、下記で判定する。

$$X = (16/5000) * (\sum_{i=0}^{15} [f(i)]^2) - 5000$$

$2.16 < X < 46.17$ であれば pass。

式を変形すると

$$1,563,175 < \sum_{i=0}^{15} [f(i)]^2 < 1,576,928$$


この式で判定する。

8-2. パワーセーブ(PSV)使用時の注意点

パワーセーブは内部のランダムビット生成回路を停止させ、電源電流を少なくする機能です。パワーセーブモードにすると内部のランダムビット生成回路が停止する為、パワーセーブを使用するには以下の注意が必要です。


(1) パワーセーブモード及びモード解除

パワーセーブモード及びモード解除は以下のシーケンスによって実行されます。



(2) リセット解除後の P S V 入力


リセット解除後 1024 クロック(CLK_R)の区間は初期設定及び乱数保持(16bit × 32)期間であり、この区間で PSV=H とするとランダムビット生成が止まり保持乱数が "0" となってしまうので、パワーセーブモードは 1024 クロック入力後に実施して下さい。



(3) パワーセーブ時の乱数読出し(A1=0 での CLK_T 入力)

乱数を読み出すと、読み出された分だけ自動的に乱数が追加されるようになっていますが、PSV=H ではランダムビット生成が止まっている為下記シーケンス以外で乱数を読み出すと、"0" が保持される可能性がありますので、下記シーケンス以外での乱数読出しは避けて下さい。

[シーケンス1]



[シーケンス2]

